本文共 624 字,大约阅读时间需要 2 分钟。
author : Mr.Maoe-mail : 2458682080@qq.commodule freq_div#( parameter N = 17 )( input clk, input reset_n, input [N-1:0] period_param, //周期 input [N-1:0] duty_param, //占空比 output reg div_out); reg [N-1:0] cnt; always @(posedge clk or negedge reset_n) if(!reset_n) cnt <= 0; else if(cnt < period_param-1) cnt <= cnt + 1'b1; else cnt <= 0; always @(posedge clk or negedge reset_n) if(!reset_n) div_out <= 0; else if(cnt < duty_param-1) div_out <= 1'b1; else div_out <= 0;endmodule
转载地址:http://yyiwi.baihongyu.com/